Resumo da Tese apresentada à COPPE/UFRJ como parte dos requisitos necessários para a obtenção do grau de Doutor em Ciências (D.Sc.)

Arquiteturas em Hardware para Aceleradores Criptográficos

Sérgio Luiz Cardoso Salomão

Novembro/2000

Orientador:

Vladimir Castro Alves

Programa:

Engenharia Elétrica

      Este trabalho apresenta várias arquiteturas de hardware para aceleradores criptográficos. Todas as arquiteturas aqui propostas tiveram como principal objetivo o alto desempenho em hardware. Para isso, técnicas como paralelismo espacial e temporal foram largamente utilizadas durante o trabalho.
      Foram propostas arquiteturas para algoritmos conhecidos, considerados robustos, bem como foram desenvolvidos alguns algoritmos baseados na técnica de escalonamento por reversão múltiplas arestas, cuja concepção está direcionada para implementaçòes em hardware, tanto síncronas quanto assíncronas.